隨著摩爾定律推進并達到物理極限，基于新原理、新材料和新結構的半導體器件引發集成電路工藝變革，后摩爾時代已然到來。后摩爾時代，芯片技術發展的基本點：一是發展不依賴于特征尺寸不斷微縮的特色工藝，以此擴展集成電路芯片功能。二是將不同功能的芯片和元器件組裝在一起封裝，實現異構集成。三是通過新途徑來滿足人工智能算法和算力提升。我們歸納出三個提升芯片性能的途徑，給工程師選型參考：存算一體，減少處理器外部數據交換；Chiplet,多晶圓集成，減少對高制程的要求，提高成品率；封裝技術，通過把多個不同功能的wafer封裝在一起，實現一個大的芯片功能，成本低。新途徑、新技術的開辟，這對于我國半導體行業的發展也是新的機遇和挑戰。

三個提升芯片性能的途徑

進入人工智能時代，算力和運算數據量每年都在指數級增加，然而摩爾定律已經接近于到極限，每代芯片只有10-20%的性能提升。再加上馮諾依曼架構的算力已經被內存墻所限制，只有解決內存墻問題才能進一步提高算力。在各種解決方案中，存內計算是最直接也是[敏感詞]效的。

存算一體，或存內計算，是指將傳統馮諾依曼架構中以計算為中心的設計，轉變為以數據存儲為中心的設計，也就是利用存儲器對數據進行運算，從而避免數據搬運產生的“存儲墻”和“功耗墻”，極大提高數據的并行度和能量效率，降低了成本。

存算一體的計算方式分為數字計算和多比特模擬計算。數字存算一體主要以SRAM和RRAM作為存儲器件，采用先進邏輯工藝，具有高性能高精度的優勢，且具備很好的抗噪聲能力和可靠性。而模擬存算一體通常使用FLASH、RRAM、PRAM等非易失性介質作為存儲器件，存儲密度大，并行度高，但是對環境噪聲和溫度非常敏感。數字存算一體適合大算力高能效的商用場景，而模擬存算一體適合小算力、不需要可靠性的民用場景。

在智能時代里，從可穿戴到自動駕駛，功耗約束下場景里的計算效率都是永恒的主題，存內計算是解放算力、提升能效比最強有力的[敏感詞]之一。

所謂Chiplet，就是小芯片/芯粒，它是一種把不同制程Wafer組合到一個底板wafer的工藝，從而在不改變制程的前提下提升算力，并保證芯片制造良品率的一種手段。Chiplet被行業普遍認為是未來5年算力的主要提升技術。

Chiplet技術的優勢：

①  降低成本

其一，chiplet通常使用先進的封裝工藝將多個chiplet集成到一個大的單芯片中。由于chiplet占據的面積相對較小，其成本和成品率也會相應提高，因此這種方式可以有效降低總體成本；其二，Chiplet允許使用不同的制造節點創建異構的芯片，SoC中不同功能的模塊可使用不同的wafer技術，高性能的可能需要5nm，其他性能可能只需要40或者28nm就可以做到性能[敏感詞]化。

②  突破了SoC設計極限

Chiplet突破了光罩面積的規模極限，通過異質集成的方式突破了功能極限，使其不再受多工藝的約束，通過算力可擴展的方式提升了芯片的性能，并通過敏捷開發的方式大大縮短了工期極限。

Chiplet技術由于可以在芯片涉及的良率、成本等多個維度提供可定制性和可優化性，其延伸的領域將越來越廣泛。

封裝是半導體供應鏈中的關鍵環節。SiP是多Wafer疊層封裝，這樣的先進封裝已經成為中國半導體行業的技術重點。SiP被業界認為是延續摩爾定律的必然選擇路徑。Chiplet也依賴于SiP和2.5D/3D這樣的先進封裝技術。SiP被業界認為是延續摩爾定律的必然選擇路徑。

SiP可以利用異質集成解決不同芯片工藝的兼容問題。此外，SiP還在專利壁壘，開發成本、研發周期方面具有優勢。在后端環節，SiP相對于傳統的PCBA也具有很多優點，如減小尺寸、增強性能、延長產品生命周期，降低后端應用企業的設計難度以及供應鏈管理成本，提高產品可靠性等。SiP從終端電子產品角度出發，不再一味關注芯片本身的性能和功耗，而是轉向更加務實的滿足市場需求。

總結：

后摩爾時代到來，技術迭代的困難和挑戰也隨之而來，通過算力，wafer組合和多層芯片疊層封裝，是中國半導體產業發展帶來了新的發展機會。